现在我所做的工作，更多的在于硬件验证。有现成的spec和硬件代码，我只是替换掉不可综合的部分，并测试其能够在硬件上运行。
我的想法，是把各个模块拿出来单独测试，尽量减少测试出错的地方。然后再总体连接后测试。想法很好，但在实际工作做，没有有效地管理各个测试的testcase，导致在整体测试时测试各个模块又得从头再来，好像之前的工作都白做了。
应该保存之前的case，并保证其能正常工作。要有完全确信的部分，才能在小范围内确定错误。
在修改错误后，要有记录。我的记忆力减退的厉害，有记录才能提高效率。
我们要验证FPGA能够正常运行，分两个模块：A，B。
测试A模块，需要与另一块FPGA协调工作，之间使用串行通信。之前测试出现的问题包括：
1. sclk输出错误（使用clk50分频，已解决）。
2. 程序错误（反复出现，对SPEC不熟，对之前成功的testcase保存整理的不好，没有可以信得过的case）。以后完全使用服务器上的hex文件，减少不确定性。
3.仿真环境不稳定，随便建的环境也随便就删了。 建立一个稳定成熟的仿真环境，分门别类的做好case的保护工作。学习使用当前的仿真环境，与团队协调工作。
4. 文档的完善。要有一个稳定的文件夹存放进度文件，并且记录要有固定的格式。
痛苦的教训，希望也是快速的学习。周末玩的太疯狂，今天一直没精神，眼皮都睁不开。以后要有规律早睡早起，不拖沓。养好习惯什么时候都不晚，坚持住。
永远不要把你今天可以做的事留到明天做，延宕是偷光阴的贼。——狄更斯
;){kind=link}